(define (problem psr-s53-n4-l3-f30) (:domain psr) (:objects cb1 cb2 cb3 cb4 sd1 sd2 sd3 sd4 sd5 sd6 sd7 sd8 sd9 sd10 sd11 sd12 sd13 sd14 sd15 sd16 sd17 - DEVICE l1 l2 l3 l4 l5 l6 l7 l8 l9 l10 l11 l12 l13 l14 l15 l16 - LINE ) (:init (breaker cb1) (breaker cb2) (breaker cb3) (breaker cb4) (closed cb1) (closed cb2) (closed cb3) (closed cb4) (closed sd1) (closed sd3) (closed sd5) (closed sd6) (closed sd7) (closed sd10) (closed sd11) (closed sd12) (closed sd13) (closed sd14) (closed sd16) (closed sd17) (faulty l1) (faulty l4) (faulty l5) (faulty l11) (faulty l15) (ext l1 sd1 side1) (ext l1 cb1 side2) (con sd1 side1 cb1 side2) (con cb1 side2 sd1 side1) (ext l2 sd3 side2) (ext l2 sd1 side2) (con sd3 side2 sd1 side2) (con sd1 side2 sd3 side2) (ext l2 sd2 side2) (con sd2 side2 sd1 side2) (con sd1 side2 sd2 side2) (con sd2 side2 sd3 side2) (con sd3 side2 sd2 side2) (ext l3 sd4 side1) (ext l3 sd3 side1) (con sd4 side1 sd3 side1) (con sd3 side1 sd4 side1) (ext l4 sd5 side1) (ext l4 cb2 side2) (con sd5 side1 cb2 side2) (con cb2 side2 sd5 side1) (ext l5 sd6 side2) (ext l5 sd5 side2) (con sd6 side2 sd5 side2) (con sd5 side2 sd6 side2) (ext l6 sd7 side2) (ext l6 sd6 side1) (con sd7 side2 sd6 side1) (con sd6 side1 sd7 side2) (ext l6 sd15 side1) (con sd15 side1 sd6 side1) (con sd6 side1 sd15 side1) (con sd15 side1 sd7 side2) (con sd7 side2 sd15 side1) (ext l7 sd9 side1) (ext l7 sd7 side1) (con sd9 side1 sd7 side1) (con sd7 side1 sd9 side1) (ext l7 sd8 side1) (con sd8 side1 sd7 side1) (con sd7 side1 sd8 side1) (con sd8 side1 sd9 side1) (con sd9 side1 sd8 side1) (ext l8 sd15 side2) (ext l8 cb3 side2) (con sd15 side2 cb3 side2) (con cb3 side2 sd15 side2) (ext l8 sd10 side1) (con sd10 side1 cb3 side2) (con cb3 side2 sd10 side1) (con sd10 side1 sd15 side2) (con sd15 side2 sd10 side1) (ext l9 sd14 side2) (ext l9 sd10 side2) (con sd14 side2 sd10 side2) (con sd10 side2 sd14 side2) (ext l9 sd11 side1) (con sd11 side1 sd10 side2) (con sd10 side2 sd11 side1) (con sd11 side1 sd14 side2) (con sd14 side2 sd11 side1) (ext l10 sd12 side1) (ext l10 sd11 side2) (con sd12 side1 sd11 side2) (con sd11 side2 sd12 side1) (ext l11 sd13 side1) (ext l11 sd12 side2) (con sd13 side1 sd12 side2) (con sd12 side2 sd13 side1) (ext l12 sd4 side2) (ext l12 sd13 side2) (con sd4 side2 sd13 side2) (con sd13 side2 sd4 side2) (ext l13 sd16 side2) (ext l13 cb4 side2) (con sd16 side2 cb4 side2) (con cb4 side2 sd16 side2) (ext l13 sd2 side1) (con sd2 side1 cb4 side2) (con cb4 side2 sd2 side1) (con sd2 side1 sd16 side2) (con sd16 side2 sd2 side1) (ext l14 sd9 side2) (ext l14 sd16 side1) (con sd9 side2 sd16 side1) (con sd16 side1 sd9 side2) (ext l14 sd17 side2) (con sd17 side2 sd16 side1) (con sd16 side1 sd17 side2) (con sd17 side2 sd9 side2) (con sd9 side2 sd17 side2) (ext l15 sd8 side2) (ext l15 sd17 side1) (con sd8 side2 sd17 side1) (con sd17 side1 sd8 side2) (ext l16 earth side2) (ext l16 sd14 side1) (con earth side2 sd14 side1) (con sd14 side1 earth side2) ) (:goal (and (forall (?b - DEVICE) (not (affected ?b))) (fed l2) (fed l3) (fed l6) (fed l7) (fed l8) (fed l9) (fed l10) (fed l12) (fed l13) (fed l14) (fed l16) ) ) )